当前位置:首页 > 图书中心 > 教材 > 本科生教材 > Xilinx FPGA原理及应用实例——基于Zynq SoC和Vitis HLS
Xilinx FPGA原理及应用实例——基于Zynq SoC和Vitis HLS
ISBN:978-7-5689-4307-9
电子信息工程专业本科系列教材
作者:冯志宇 管春 胡蓉
编辑:荀荟羽
字数(千):322 页数:207 印次:1-1
开本:16开  平装
出版时间: 2024-03-18
定价:¥39.8

相关丛书

内容简介

本书以Xilinx Zynq-7000系列FPGA为平台,以Verilog HDL和C/C++语言为基础,结合作者多年的教学经验,系统介绍了FPGA基础知识及Zynq架构、Verilog HDL语法规则、组合/时序逻辑电路一般设计方法、数字逻辑电路HDL设计、Zynq SoC嵌入式开发及Vitis HLS使用方法等内容。全书以PYNQ-Z2开发板为硬件平台,以Vivado、Vitis和Vitis HLS为开发工具,由浅入深、循序渐进,通过多个精心设计的实际案例讲解,让读者逐步掌握基于HDL的FPGA设计、Zynq SoC嵌入式开发以及Vitis HLS IP生成与优化等FPGA设计与开发主流方法。
本书以实例为主线,注重理论与实践相结合,可以作为高等院校通信工程、自动化控制工程、电子工程及其他相近专业的教材,也可作为FPGA爱好者的参考用书。

目录
1FPGA硬件平台概述
1.1FPGA介绍
1.1.1FPGA基本结构
1.1.2现代FPGA基本逻辑单元
1.2Zynq介绍
1.2.1Zynq架构简介
1.2.2Zynq PS简介
1.3PYNQZ2简介

2Verilog HDL语法基础
2.1Verilog HDL概述
2.1.1Verilog HDL与C语言的区别
2.1.2Verilog HDL与VHDL的区别
2.1.3Verilog HDL与VHDL的共同特点
2.2Verilog HDL的关键字和标识符
2.2.1关键字
2.2.2标识符
2.3Verilog HDL基本结构
2.3.1Verilog HDL 模块结构示例
2.3.2Verilog HDL的基本结构
2.4Verilog HDL的数据类型和常量
2.4.1逻辑值和常量
2.4.2Verilog HDL的数据类型
2.5Verilog HDL的运算符
2.5.1算术运算符和逻辑运算符
2.5.2关系运算符和等式运算符
2.5.3位运算符和缩减运算符
2.5.4移位运算符和拼接运算符
2.5.5条件运算符
2.5.6运算符的优先级
2.6Verilog HDL的基本语句
2.6.1赋值语句
2.6.2always和initial
2.6.3块语句
2.6.4条件语句
2.6.5循环语句
2.6.6task和function
2.6.7预编译指令
2.7Verilog HDL的抽象级别
2.7.1结构化描述方式
2.7.2数据流描述方式
2.7.3行为级描述方式
2.7.4混合描述方式

3数字逻辑电路HDL描述方法
3.1组合逻辑电路HDL描述方法
3.1.1采用assign描述组合逻辑电路
3.1.2采用always块描述组合逻辑电路
3.1.3FPGA模块化设计
3.2时序逻辑电路HDL描述方法
3.2.1时序逻辑电路基础
3.2.2时序逻辑电路的一般描述方法
3.2.3时序逻辑电路的状态机描述方法
3.3IP核的生成与使用
3.3.1IP核简介
3.3.2自定义IP核的使用

4数字电路HDL设计实例
4.1按键消抖方法
4.1.1按键消抖原理
4.1.2按键消抖方案
4.1.3上板测试
4.2数字钟设计
4.2.1数字钟程序设计
4.2.2Vivado创建工程
4.2.3上板测试
4.3PWM呼吸灯设计
4.3.1PWM原理及实现
4.3.2PWM呼吸灯设计
4.3.3上板测试
4.4UART接口设计
4.4.1UART串口通信原理
4.4.2UART接口设计与仿真
4.4.3UART回环测试程序设计
4.4.4回环测试上板验证

5Zynq SoC设计实例
5.1Zynq GPIO介绍
5.1.1MIO和EMIO
5.1.2AXI GPIO
5.1.3常用API函数
5.1.4Zyng SoC开发流程
5.2Zynq UART串口通信
5.2.1Vivado硬件平台
5.2.2Vitis软件设计及测试
5.3EMIO花样LED灯设计
5.3.1硬件平台设计
5.3.2 Vitis程序设计及测试
5.4Zynq GPIO中断实例
5.4.1Zyng中断机制
5.4.2中断分类及优先级
5.4.3中断处理流程
5.4.4AXI GPIO中断设计实例

6Vitis HLS设计初步
6.1Vitis HLS介绍
6.1.1Vitis HLS简介
6.1.2Vitis HLS设计流程
6.2基于HLS的4位LED流水灯设计
6.2.1Vitis HLS生成IP
6.2.2Vivado 搭建硬件平台
6.2.3创建Vitis工程及测试
6.3基于Vitis HLS的矩阵乘法加速
6.3.1矩阵乘法加速算法
6.3.2创建HLS工程
6.3.3C仿真
6.3.4C综合
6.4基于Vitis HLS 的FIR滤波器设计
6.4.1FIR滤波器设计基础
6.4.2FIR滤波器的HLS设计
6.4.3Vivado创建工程
6.4.4Vitis软件设计与测试

附录

参考文献